本文（wén）主要介（jiè）绍数字电路基础知（zhī）识，用最（zuì）简洁的内容（róng）介绍最核心的（de）知识。

1、数字电路是什么?数字电路（lù）是利用电源（yuán）电压（yā）的高电（diàn）平和低电平分别（bié）表示1和0，进而实现（xiàn）信（xìn）息的（de）表达。模拟信号：随时间连续（xù）变（biàn）化（huà）的信号。处理模拟（nǐ）信号的电（diàn）路就是（shì）模拟电路。数字信号（hào）：随时间不连续变化的信号，离散变化。处理数字信号（hào）的电路就是数（shù）字电（diàn）路。

2、数值（zhí）表达我们常（cháng）用的数值表达方式是十进制，但在数字电路中采用的是二进制，如（rú）下图（tú）所示：

有（yǒu）符号（hào）二进制：

3、比特和字（zì）节比特：二进制中的一个（gè）数字位（wèi）称为 binary digit，用bit表示，常简写为“b”。字节：1字节等（děng）于8比特，用byte表示，常简写为“B”。4、1K 字节理解的差异K、M、G、T 是表示大数据量时常用的单位。1K 的大小有 1000(10 的（de） 3 次方（fāng）)和（hé） 1024(2 的（de） 10 次（cì）方)两（liǎng）种计数方法。通常（cháng），衡（héng）量计算机内存和网络数据包大小时，1K 相当于 1024 比特。而在硬（yìng）盘（pán）等存（cún）储器的标签（qiān）上记述的尺寸或物理（lǐ）学（xué）中（zhōng）的 1K 相当于 1000。

5、反码（mǎ）与补码反码 = 原（yuán）码所有bit位取反补码 = 反码+1比如（rú）原码（mǎ）=0101，则反码=1010，补码=1011

6、MOSFET的结构目前数（shù）字电（diàn）路基本（běn）上都是由 MOSFET 场效应管构成（chéng）的。MOSFET 是（shì）一种在施（shī）加电压后可以像开关一样工作的半导体器件。MOSFET 有 P 型 MOSFET 和 N 型（xíng） MOSFET 两种。

7、逻辑运（yùn）算与基本逻辑门电路(1)逻辑运（yùn）算（suàn）使用 AND(逻辑与)、OR(逻辑或)、NOT(逻辑（jí）非（fēi）)三种基（jī）本运算组合来实现各种（zhǒng）运（yùn）算。

(2)CMOS 基本逻（luó）辑门电路（lù）

8、存储元（yuán）件锁（suǒ）存器(Latch)就（jiù）是（shì）一种存储元（yuán）件，具有像闩锁一样锁（suǒ）住并（bìng）维持数据的特性，通过（guò）组合基本的（de）逻（luó）辑门（mén）可以实现。
(1)最简单的锁存器由一（yī）个2输入的（de）AND门（mén）组成，将一路输入（rù）与输出连接形成（chéng）回路。

(2)D锁存器(Data Latch，D-Latch，数据锁存器)由4个NAND组成，输入信号有D(DATA)和E(ENABLE)，输（shū）出信号有Q和/Q。工作逻辑（jí）：E 为 0 时保持前一（yī）个（gè）数据，E 为 1 时将输入 D 的数（shù）据（jù）输出到 Q。E为1时输入的 D 直接通过 Q 输出。D锁（suǒ）存（cún）器构成以及电路组成如下：

真（zhēn）值（zhí）表：

(3)D触发器（qì）D 锁存器和 NOT 门组（zǔ）合，可（kě）以实（shí）现依据时钟信号同步并保存（cún）数据的 D 触发器。D 触发器（qì）有 D(Data) 和 C(Clock) 两个（gè）输入信号，Q 和

两（liǎng）个输出信号。D触发器电（diàn）路（lù）组合如下图所示。

D触发（fā）器的电路（lù）符（fú）号：

工作逻辑：当（dāng） D 触 发器（qì）的 C 为 0 时，前端 D 锁存器输出信（xìn）号（hào） D 的（de）值，后端 D 锁存器保持（chí）之前的（de）数据。当 C 为（wéi） 1 时，前端 D 锁存器保（bǎo）持之前的数据（jù），后端 D 锁存（cún）器将前端 D 锁存器保持的数（shù）据直接通过 Q 输出（chū）。

D触发器由于原理和构造简单，广泛应用于同（tóng）步（bù）电路。

扩展（zhǎn）知识：《建（jiàn）立时（shí）间与保持时间》D 触发器是由时钟信号的边沿来触发数据的存储（chǔ）动（dòng）作的。因此，需要在时（shí）钟沿（yán）前（qián）后（hòu）一段时间内将输入信号（hào）稳定下来。如果（guǒ）在（zài）时钟变化时输入信号也在变化，很可能无法正（zhèng）确（què）存储数据。因此，为了让（ràng） D 触发器正确存储数据，需要有建立时间(setup time)和保持（chí）时间(hold time)两（liǎng）个（gè）基本条件。建立时（shí）间是在时（shí）钟变化前必（bì）须稳定输入信（xìn）号（hào）的时间，而保持（chí）时（shí）间是时钟变化（huà）后必（bì）须稳定输入（rù）信号的时间。同时遵守建立时间（jiān）和保持时间，就可以让 D 触发器正确（què）的存储（chǔ）数据。具体（tǐ）的时序图如下所示：

9、组合逻（luó）辑电路和时序逻辑（jí）电路数字电路（lù）可以分为组逻（luó）辑合电路和时序（xù）逻辑电（diàn）路两种。

(1)组（zǔ）合逻辑电路组合逻辑电路（lù）是指输（shū）出值仅由输入信号的状态决定的电路，不（bú）依赖于过去的输入。从电路组成上来看，只包含（hán）门电路，不包含（hán）存储元（yuán）件。比如下（xià）图所示就是一（yī）个组合逻辑电路（lù）。

(2)时序逻（luó）辑电路时序逻辑电路是指输出值（zhí）同时依赖于现在和过去输入信号（hào）的逻辑电（diàn）路（lù）。从电（diàn）路（lù）组成上来看，时序逻辑电路等于组合逻（luó）辑电路（lù）+存储电路。从工作逻辑上来看，输出（chū）状（zhuàng）态必（bì）须反馈（kuì）到输入端，与输入信号共同决定（dìng）组合逻辑的输出。